Pilna papildinātāju ķēde un tās uzbūve

Iepriekšējā puspapildu shēmas uzbūves apmācībā mēs bijām redzējuši, kā dators pievienošanai izmanto viena bita bināros skaitļus 0 un 1 un izveido SUM un Veikt. Šodien mēs uzzināsim par Full-Adder ķēdes uzbūvi.

Šeit ir īsa ideja par bināro pievienotāju. Galvenokārt ir divu veidu papildinātāji: Halder Adder un Full Adder. Puse papildinātājā mēs varam pievienot 2 bitu bināros skaitļus, bet mēs nevaram pievienot pārnešanas bitu pa pusei kopā ar diviem binārajiem skaitļiem. Bet Full Adder ķēdē mēs varam pievienot pārnēsāšanas bitu kopā ar diviem binārajiem skaitļiem. Mēs varam pievienot arī vairākus bitu bināros skaitļus, kaskādējot pilnas papildinātāju ķēdes, kuras mēs redzēsim vēlāk šajā apmācībā. Mēs arī izmantojam IC 74LS283N, lai praktiski parādītu Full Adder ķēdi.

Pilna papildinātāja ķēde:

Tātad mēs zinām, ka puspapildu ķēdei ir būtisks trūkums, ka mums nav iespējas nodrošināt pievienošanas bitu “Pārnēsāšana”. Gadījumā, ja pilns papildinātāja uzbūve, mēs faktiski varam veikt ievades shēmā un varētu to pievienot ar citām divām ieejām A un B. Tātad, pilnas papildinātāja ķēdes gadījumā mums ir trīs ieejas A, B un Carry In, un mēs iegūs gala iznākumu SUM un veiks. Tātad, A + B + IESNIEGT = SUMMA un NODROŠINĀT.

Saskaņā ar matemātiku, ja mēs pievienotu divus pusi skaitļus, mēs iegūtu pilnu skaitli, tas pats notiek šeit pilnā papildinātāja ķēdes konstrukcijā. Mēs pievienojam divas puspapildu shēmas ar papildus vārtu VAI pievienošanu un iegūstam pilnīgu pilnas papildinātāju ķēdi.

Pilna papildinātāja ķēdes uzbūve:

Apskatīsim blokshēmu,

Pilna papildinātāja ķēdeuzbūve ir parādīta iepriekš minētajā blokshēmā, kur divas puse papildinātāju ķēdes pievienotas kopā ar VAI vārtiem. Pirmās puses papildinātāja ķēde atrodas kreisajā pusē, mēs dodam divas viena bita binārās ieejas A un B. Kā redzams iepriekšējā puspiedevēja apmācībā, tas radīs divas izejas, SUM un Carry out. Pirmās puses papildinātāja ķēdes SUM izeja tiek tālāk nodrošināta papildinātāja ķēdes otrās puses ieejai. Mēs nodrošinājām pārnēsāšanas bitu visā otrajā pasūtījuma ķēdes otrajā ieejā. Atkal tas nodrošinās SUM out un Carry out bit. Šī SUM izeja ir pilnās papildinātāja ķēdes galīgā izeja. No otras puses, papildinātāja pirmās puses ķēdes izpilde un otrās papildināšanas ķēdes veikšana tiek tālāk ievadīta loģiskajos vārtos. Pēc divu Carry izejas loģikas VAI mēs iegūstam pilnīgu papildinātāja ķēdes galīgo izpildi.

Galīgā izpilde ir visnozīmīgākais bits jeb MSB.

Ja mēs redzam faktisko ķēdi pilnā papildinātāja iekšpusē, mēs redzēsim divus Half papildinātājus, izmantojot XOR gate un AND gate ar papildu OR vārtiem.

Iepriekš redzamajā attēlā bloka diagrammas vietā tiek parādīti faktiskie simboli. Iepriekšējā puspapildu apmācībā mēs bijām redzējuši divu loģisko vārtu patiesības tabulu, kurai ir divas ievades iespējas: XOR un AND vārti. Šeit ķēdē tiek pievienoti papildu vārti, VAI vārti.

Jūs varat uzzināt vairāk par loģikas vārtiem šeit.

Pilnīgas papildināšanas shēmas patiesības tabula:

Tā kā pilna papildinātāja ķēde nodarbojas ar trim ieejām, tabula Patiesība tiek atjaunināta arī ar trim ievades kolonnām un divām izvades kolonnām.

Ienest iekšā	Ieeja A	B ievade	SUM	Izpildīt
0	0	0	0	0
0	1	0	1	0
0	0	1	1	0
0	1	1	0	1
1	0	0	1	0
1	1	0	0	1
1	0	1	0	1
1	1	1	1	1

Mēs varam arī izteikt pilnu papildinātāju ķēdes uzbūvi Būla izteiksmē.

SUM gadījumā mēs vispirms XOR ievadām A un B, pēc tam atkal XOR izeju ar Carry in. Tātad summa ir (A XOR B) XOR C.

Mēs to varam izteikt arī ar (A ⊕ B) ⊕ Carry in.

Tagad, lai veiktu, tas ir A UN B VAI Nēsājiet (A XOR B), ko tālāk attēlo AB + (A ⊕ B).

Kaskādes papildinātāju shēmas

No šī brīža mēs aprakstījām viena bitu papildinātāja ķēdes ar loģiskiem vārtiem konstrukciju. Bet ko tad, ja mēs vēlamies pievienot divus vairāk nekā vienu bitu skaitļus?

Šeit ir pilnas papildinātāju ķēdes priekšrocība. Mēs varam kaskādēt viena bita pilnas summas ķēdes un varētu pievienot divus vairāku bitu bināros skaitļus. Šāda veida kaskādes pilnas papildinātāju ķēdes nosaukums ir Ripple Carry Adder ķēde.

Gadījumā, Ripple Carry papildinātāja ķēdes, Kerijai no katra pilna papildinātājs ir nest uz nākošo visnozīmīgāko papildinātāja ķēdē. Tā kā Carry bits ir viļņots nākamajā posmā, to sauc par Ripple Carry Adder ķēdi. Pārnēsāšanas bits ir viļņots no kreisās uz labo (LSB uz MSB).

Iepriekš minētajā blokshēmā mēs pievienojam divus trīs bitu bināros skaitļus. Mēs varam redzēt, ka trīs pilnas papildinātāju ķēdes ir kaskādētas kopā. Šīs trīs pilnas papildinātāju ķēdes rada galīgo SUM rezultātu, ko iegūst šīs trīs summas izejas no trim atsevišķām puspapildu ķēdēm. Izpilde ir tieši savienota ar nākamo nozīmīgo papildinātāju ķēdi. Pēc pēdējās papildinātāja ķēdes izpildiet nodrošiniet galīgo izpildes bitu.

Šim ķēdes tipam ir arī ierobežojumi. Tas radīs nevēlamu kavēšanos, kad mēģināsim pievienot lielus skaitļus. Šo kavēšanos sauc par pavairošanas kavēšanos. Pievienojot divus 32 bitu vai 64 bitu numurus, izpildes bits, kas ir gala izvades MSB, gaida izmaiņas iepriekšējos loģiskajos vārtos.

Lai pārvarētu šo situāciju, ir nepieciešams ļoti liels pulksteņa ātrums. Tomēr šo problēmu var atrisināt, izmantojot bināro papildinātāju ķēdi, kur paralēli papildinātājs tiek izmantots, lai izveidotu pārneses bitu no A un B ieejas.

Pilnas papildinātāja ķēdes praktiska demonstrēšana:

Mēs izmantosim pilnu papildinātāja loģisko mikroshēmu un pievienosim 4 bitu bināros skaitļus, izmantojot to. Mēs izmantosim TTL 4 bitu bināro summētāju shēmu, izmantojot IC 74LS283N.

Izmantotās sastāvdaļas-

1. 4 kontaktu slēdži 2 gab
2. 4gab. Sarkanās gaismas diodes
3. 1gab zaļa LED
4. 8gab 4.7k rezistori
5. 74LS283N
6. 5 gab 1k rezistori
7. Maizes dēlis
8. Savienojošie vadi
9. 5V adapteris

Iepriekš redzamajā attēlā ir parādīts 74LS283N. 74LS283N ir 4 bitu pilna papildinājuma TTL mikroshēma ar iespēju veikt tālredzību. Piespraudes diagramma ir parādīta zemāk esošajā shēmā.

Pin 16 un Pin 8 ir attiecīgi VCC un Ground, Pin 5, 3, 14 un 12 ir pirmie 4 bitu skaitļi (P), kur 5. tapa ir MSB un 12. tapa ir LSB. No otras puses, tapa 6, 2, 15, 11 ir otrais 4 bitu skaitlis, kur tapa 6 ir MSB, bet tapa 11 ir LSB. 4., 1., 13. un 10. tapa ir SUM izeja. 4. tapa ir MSB, bet 10. tapa ir LSB, ja tās nav veiktas.

4.7k rezistori tiek izmantoti visās ieejas tapās, lai nodrošinātu loģiku 0, kad DIP slēdzis ir OFF stāvoklī. Rezistora dēļ mēs varam viegli pāriet no loģikas 1 (binārā bita 1) uz loģiku 0 (binārā bita 0). Mēs izmantojam 5V barošanas avotu. Kad DIP slēdži ir ieslēgti, ieejas tapas tiek saīsinātas ar 5 V; mēs izmantojām sarkanās gaismas diodes, lai attēlotu SUM bitus, un zaļā Led for Carry out bitu.

Pārbaudiet arī zemāk esošo demonstrācijas video, kur esam parādījuši divu 4 bitu bināro numuru pievienošanu.