Iepriekšējā Half Subtractor Circuit apmācībā mēs bijām redzējuši, kā dators atņemšanai izmanto viena bita bināros skaitļus 0 un 1 un izveido Diff un Borrow bitus. Šodien mēs uzzināsim par Full-Subtractor ķēdes uzbūvi.
Pilna atņemšanas ķēde
Half-Subtractor ķēdei ir būtisks trūkums; mums nav iespējas nodrošināt aizņemšanos bitā, lai atņemtu Halc-Subtractor. Gadījumā, ja pilnas Subtractor būvniecības, mēs faktiski var veikt aizņēmumus ievadītajam shēmu un varētu atņemt to ar citām divām ieejām A un B. Tātad, ja Full Subtractor Circuit mums ir trīs ieejas, A kas mazināmais, B kas ir pakļauts un aizņemies. No otras puses mēs iegūstam divus gala rezultātus, Diff (Difference) un Borrow out.
Mēs izmantojam divas pusi atņemšanas ķēdes ar papildus vārtu VAI pievienošanu un iegūstam pilnīgu pilnas atņemšanas ķēdi, tāpat kā iepriekš redzētā Pilnā papildinātāja ķēde.
Apskatīsim blokshēmu,
Iepriekš redzamajā attēlā bloka diagrammas vietā tiek parādīti faktiskie simboli. Iepriekšējā pusatdalītāja apmācībā mēs bijām redzējuši divu loģisko vārtu patiesības tabulu, kurai ir divas ievades iespējas - XOR un NAND vārti. Šeit ķēdē tiek pievienoti papildu vārti, VAI vārti. Šī shēma ir ļoti līdzīga ar pilnas papildināšanas ķēdi bez NOT vārtiem.
Pilnīgas atņemšanas shēmas patiesības tabula
Tā kā Full Subtractor ķēde nodarbojas ar trim ieejām, arī Patiesības tabula tika atjaunināta ar trim ievades kolonnām un divām izvades kolonnām.
| Aizņemties | Ieeja A | B ievade | DIFF | Aizņemties |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
Mēs varam arī izteikt visu atņemšanas ķēdes uzbūvi Būla izteiksmē.
Attiecībā uz DIFF mēs vispirms XOR ievadām A un B, pēc tam atkal XOR izeju ar Borrow in . Tātad, Diff ir (A XOR B) XOR aizņemies. Mēs to varam arī izteikt ar:
(A ⊕ B) ⊕ Aizņemieties.
Tagad, aizņemoties, tas ir:
ko tālāk var attēlot ar
Kaskādes atņemšanas shēmas
No šī brīža mēs aprakstījām viena bita pilnas atņemšanas ķēdes ar loģiskiem vārtiem konstrukciju. Bet ko tad, ja mēs vēlamies atņemt divus, vairāk nekā vienu bitu skaitļus?
Šeit ir pilnīgas atņemšanas ķēdes priekšrocība. Mēs varam kaskādēt vienu bitu pilnās atņemšanas shēmas un varētu atņemt divus vairāku bitu bināros skaitļus.
Šādos gadījumos kaskādes pilnas papildināšanas shēmu var izmantot bez vārtiem. Mēs varētu izmantot 2 komplimentu metodi, un tā ir populāra metode, lai pārveidotu pilnu papildinātāju ķēdi par pilnu atņemēju. Šādā gadījumā mēs parasti apgriežam loģiku par pilnīgas papildinātāja subtrahend ievades ar invertora vai NOT vārtu palīdzību. Pievienojot šo neapgriezto ieeju (Minuend) un Apgriezto ieeju (Subtrahend), kamēr pilnas papildinātāju ķēdes pārnēsāšanas ievade (LSB) ir Logic High vai 1, mēs atņemam šos divus bināros elementus 2 papildinājuma metodē. Rezultāts no Full-summētāja (kas tagad ir pilnīgs atņemējs) ir Diff bits, un, ja mēs apgriezīsim izpildi, mēs saņemsim Borrow bit vai MSB. Mēs faktiski varam izveidot ķēdi un novērot izeju.
Pilnas atņemšanas shēmas praktiska demonstrēšana
Mēs izmantosim Full Adder loģisko mikroshēmu 74LS283N un NOT gate IC 74LS04. Izmantotās sastāvdaļas-
- 4 kontaktu slēdži 2 gab
- 4gab. Sarkanās gaismas diodes
- 1gab zaļa LED
- 8gab 4.7k rezistori
- 74LS283N
- 74LS04
- 13 gab 1k rezistori
- Maizes dēlis
- Savienojošie vadi
- 5V adapteris
Iepriekš redzamajā attēlā 74LS283N ir parādīts kreisajā pusē un 74LS04 labajā pusē. 74LS283N ir 4 bitu pilna Subtractor TTL mikroshēma ar Carry look forward funkciju. Un 74LS04 NAV vārtu IC, tā iekšpusē ir seši NAV vārti. Mēs izmantosim piecus no tiem.
Pin diagramma ir redzams shematisks.
Shēmas diagramma, lai izmantotu šīs mikroshēmas kā pilnas atņemšanas ķēdes
- Shēmā parādīta arī IC 74LS283N un 74LS04 tapu diagramma. Pin 16 un Pin 8 ir attiecīgi VCC un Ground,
- 4 pārveidotāja vārti vai NOT vārti ir savienoti pāri tapām 5, 3, 14 un 12. Šie tapas ir pirmais 4 bitu skaitlis (P), kur tapa 5 ir MSB, bet tapa 12 ir LSB.
- No otras puses, tapa 6, 2, 15, 11 ir otrais 4 bitu skaitlis, kur tapa 6 ir MSB, bet tapa 11 ir LSB.
- 4., 1., 13. un 10. tapa ir DIFF izeja. 4. tapa ir MSB un 10. tapa ir LSB, ja nav aizņēmuma.
- SW1 ir pakļauts un SW2 ir Minuend. Mēs izveidojām savienojumu Carry in pin (Pin 7) ar 5V, lai padarītu to Logic High. Tas ir nepieciešams 2 papildinājumam.
- 1k rezistori tiek izmantoti visos ieejas tapās, lai nodrošinātu loģiku 0, kad DIP slēdzis ir OFF stāvoklī. Rezistora dēļ mēs varam viegli pāriet no loģikas 1 (binārā bita 1) uz loģiku 0 (binārā bita 0). Mēs izmantojam 5V barošanas avotu.
- Kad DIP slēdži ir ieslēgti, ieejas tapas tiek saīsinātas ar 5 V, padarot šos DIP slēdžus loģiski augstus; mēs izmantojām sarkanās gaismas diodes, lai attēlotu DIFF bitus, un Green Led for Borrow out bitu.
- R12 rezistors, ko izmanto pievilkšanai 74LS04 dēļ, nevarēja nodrošināt pietiekami daudz strāvas, lai vadītu LED. Arī Pin 7 un Pin 14 ir attiecīgi 74LS04 zemes un 5 V tapa. Mums arī jāpārvērš bits Aizņemties, kas nāk no pilnas summas 74LS283N.
Tālāk skatiet demonstrācijas video, lai uzzinātu vairāk, kur mēs esam parādījuši divu 4 bitu bināro skaitļu atņemšanu.
Pārbaudiet arī mūsu iepriekšējo kombinēto loģisko shēmu:
- Puse papildinātāja ķēde
- Pilna papildinātāja ķēde
- Pusi atņemšanas ķēde